主页 > 科技 > 基于FPGA的三相函数信号发生器设计

基于FPGA的三相函数信号发生器设计

五大联赛竞猜APP下载 科技 2021年05月25日
本文摘要:模拟仿真涵数频率计输入波形易受輸出波形的危害,难以达到后退相互之间操控,后退相互之间视角随所接特性阻抗和時间等要素的危害而造成改变,频率、幅度的调整皆仰仗电阻器搭建,因而精密度没法保证 ,也难以超出心寒的实际效果。根据FPGA的数显式三相频率计,精密度较高,后退相互之间操控便捷,搭建频率为1Hz~10MHz、幅度0.1~10V,屏幕分辨率为1,频率和幅度的调整均可程序控制的三相涵数频率计。系统软件还具有输入协调能力、更非常容易系统更新等优势。

五大联赛竞猜APP下载

模拟仿真涵数频率计输入波形易受輸出波形的危害,难以达到后退相互之间操控,后退相互之间视角随所接特性阻抗和時间等要素的危害而造成改变,频率、幅度的调整皆仰仗电阻器搭建,因而精密度没法保证 ,也难以超出心寒的实际效果。根据FPGA的数显式三相频率计,精密度较高,后退相互之间操控便捷,搭建频率为1Hz~10MHz、幅度0.1~10V,屏幕分辨率为1,频率和幅度的调整均可程序控制的三相涵数频率计。系统软件还具有输入协调能力、更非常容易系统更新等优势。

  1涵数频率计的基本原理  根据DDS基本原理,频率操控字M和振幅操控字P各自操控DDS输入波形的频率和振幅。振幅累加器是全部波形造成的关键,它有一个累加器和一个N位振幅存储器组成。每来一个脉冲发生器,振幅存储器以步幅M降低,如图所示1下图。振幅存储器的输入与振幅操控字乘积,其結果做为波形查看表的详细地址。

波形查看表由ROM包括,內部存有一个初始周期时间的波形的数据幅度信息内容,每一个查看的详细地址相匹配波形中0~360范畴的一个振幅点。查看表格輸出的详细地址信息内容同构达成共识波形幅度数据信号,另外输入到模数转换器的輸出段,DAC输入的脉冲信号历经程序控制过滤器,可得到 一个频带清洁的波形。

    振幅存储器每历经2N/M个fc时钟周期后回到原始配有情况,适度地波形排列历经一个循环系统回到原始方向,DDS输入一个波形。输入的波形周期时间为Tout=(2N/M)Tc,频率为    DDS的超过屏幕分辨率为fmin=fc/2N,当M=2N-l(即一个周期时间内只取于两个点)时,DDS最少的基波制取频率为foutmax=fc/2,依据采样定理,这在理论上是脱离实际的,充分考虑谐波失真的难题,取于i(i》2)个点,则最少频率为当M=2N-3时,foutmax=fc/i。  2系统总体方案设计  系统软件由单片机设计操控控制模块、FPGA波形造成控制模块、AD转换控制模块、过滤plc模块、触摸显示屏輸出和液晶显示屏控制模块组成,单片机设计操控FPGA造成輸出频率和相位角的三相正弦波形、波形、三角波和锯齿状波,历经D/A转换后过滤输入,三相波形的幅度也由单片机设计根据变化D/A的参考工作电压操控。确立系统结构图,如图2下图。

    FPGA一部分确立框架图,如图所示3下图,根据DDS基本原理,关键由振幅累加器、正弦波形ROM查看表格、波形产生器、三角波产生器、锯齿状波产生器和波形随意选择控制模块组成。依据单片机设计设定光波值调节三相波形的相位角,波形随意选择也由单片机设计操控。    2.1波形控制模块设计方案  为了更好地对波形频率精确操控,各有不同频率段务必各有不同的輸出频率。

项目设计中应用50MHz外界有源晶振,运用FPGA內部锁相环路将频率看准在40.96MHz,随后该频率进行10MHz,100MHz,1000MHz,10000MHz,如图4下图,那样就得到 了五个各有不同的频率区段,最终根据5选中1数据选择器由单片机设计随意选择所务必的数字时钟频率。数字时钟频率与输入波形频率中间确立关联,如表格l下图。


本文关键词:基于,FPGA,的,三相,函数,信号发生器,设计,模拟,五大联赛竞猜APP下载

本文来源:五大联赛竞猜APP下载-www.tulang-suanni.com

标签:   函数   FPGA   基于   信号发生器   模拟   三相   设计